ارائه کننده: مهرشاد مسعودی
استاد راهنما: دکتر عبدالرضا نبوی
استاد ناظر داخلی: دکتر سعید سعیدی
استاد ناظر خارج از دانشگاه: دکتر صمد شیخائی (دانشگاه تهران)
تاریخ: 1403/09/18
ساعت: 17
مکان: دانشکده مهندسی برق و کامپیوتر - طبقه ی پنجم - اتاق T-Room

چکیده: 
امروزه تقویت‌کننده‌های توان یکی از حیاتی‌ترین عناصر در استانداردهای سیستم‌های مخابراتی مدرن هستند. تمرکز در این مدارها بر یک مساله‌ی مهم است که آن هم کاهش بازده تقویت‌کننده‌ی توان در سطوح بک-آفِ توان خروجیِ فرستنده‌هاست که مخابرات امروزی را به سمت بهره‌گیری از سیگنال‌های دارای نسبت پیک به متوسطِ توان (PAPR) بالاتر سوق می‌دهد.کم‌ بودن بازده در تقویت‌کننده‌های توان منجر به اتلاف انرژی و متعاقب آن افزایش هزینه‌ها و اندازه‌ها می‌شود. مصالحه‌ی بین خطینگی و بازده در آن‌ها یکی دیگر از مسائل پر اهمیت است. ساختارهایی نظیر دوهرتی یک راهکار موثر برای تضمین بازدهِ بالا در هنگام کار با سیگنال‌های با PAPR بالا ارائه می‌دهند. اما علیرغم ساختار ساده و موثر تقویت‌کننده‌ی دوهرتی، طراحی کلاسیک این تقویت‌کننده شامل المانهایی نظیر خطوط انتقال ربعِ طول موج است که آن را برای کاربرد در فرکانس‌های mmW نامناسب می‌سازد. این نقیصه خصوصاٌ در پیاده‌سازی با تکنولوژ‌ی‌های ارزان قیمتِ CMOS به دلیل دارا بودن بستر پرتلفات این تکنولوژی‌ها پر رنگ‌تر شده و چالش طراحی این تقویت‌کننده‌ی توان را دو چندان افزون می‌کند و ایجاد تغییر در ساختار متداول دوهرتی را ضروری می‌سازد.  در این تحقیق یک تقویت‌کننده‌ی توان دوهرتی با استفاده از تکنولوژی 65nm CMOS برای کاربرد در مخابرات نسل ششم طراحی و شبیه‌سازی شده است. این دوهرتی از بایاس تطبیق‌پذیرِ دوگانه‌ی دیودی برای هر دو تقویت‌کننده‌ و درایورِ مسیرِ کمکی بهره می‌برد تا عملکرد مدولاسیون بار را بهبود و بازده مدار در گستره‌‌ی کم-توانِ ورودی را در حد قابل قبولی حفظ کند. شبیه‌سازی‌ها نشان می‌دهد که تقویت‌کننده‌ی دوهرتیِ طراحی شده برای کار در فرکانس 70GHz تا 75GHz  به بیشینه‌ی بازدهِ توان-افزوده‌ی 21.6%، توان خروجی اشباع 13.6 dBm و بهره‌ی بالاتر از 10.2 dB در سراسر این باند فرکانسی دست می‌یابد.